yann98700的部落格

距離量測晶片已經過去了一段時間，

這次量測結果，雖然電路的特性不甚理想，但是過程中卻是有些好的學習經驗。

這是我第一次量測晶片，所以有些事情應該是常識性的：

例如要戴防靜電環阿、穿防靜電衣阿、示波器、power supply的一些功能使用阿等等

這種常識性的東西，我想就不用特別記錄了。

sdf: standard delay format
spef: standard parasitic exchange format

   synthesis後的sdf包含了gate和wire(wire load model)的delay資訊，但因為合成無法反應出實際chip上擺放的情況所以繞線的delay是粗估的，並不準確。

Gtech library:
(為virtual library，可用來看電路合出來會變成什麼東西，而非真有此gate) 
　Gtech is a virtual library. this is what your circuit first gets translated into, before it gets synthesised to technology-defined gates. 
　It does not mean that your real target library will have these gates. 
　It is useful in the sense you can see broadly what kind of circuit, your VHDL ends up with.