yann98700的部落格

距離量測晶片已經過去了一段時間，

這次量測結果，雖然電路的特性不甚理想，但是過程中卻是有些好的學習經驗。

這是我第一次量測晶片，所以有些事情應該是常識性的：

例如要戴防靜電環阿、穿防靜電衣阿、示波器、power supply的一些功能使用阿等等

這種常識性的東西，我想就不用特別記錄了。

簡單介紹一下這次量測的一些環境，

這次下的晶片是跟其他人合作的整合晶片，主要是實現一個傳收的雷達系統。

由朱老師實驗室的風帆哥製作量測PCB的layout，chip打線到PCB板上來量。

量測的電源是使用充電電池模組所提供，據朱老師的說法是測試過包括power supply、USB電源、乾電池等電源之後，覺得乾電池的電壓供應是最穩的。所以才採用電池來當作power source。

由電池送電給regulator後，降壓成我們需要的電壓(e.g. 1V, 2.5V)後再送入chip。一個小細節是，regulator的輸出node與送入chip的node是分開成兩個腳，調整好之後再用jumper接起來送入chip，這樣的好處是不會邊調就邊送入chip，以免不小心送入過高的電壓後使chip燒掉。(雖然應該是個很trivial的實現方法，但如果讓我一開始來畫板子的話可能不會考慮到這個)

以下用標題式的方式介紹一些我在過程中得到的一些小經驗。

1. 就算量測想看的訊號與某input無關，仍要將該訊號定義清楚。

我這次chip量測有一個控制訊號pfd_en，決定我的輸出pulseUP和pulseDN有波形輸出與否，但是有次我在量另外兩個輸出腳位phy_new_ref和phy_shifted (此二輸出訊號與pfd_en並無相關，i.e. pfd_en不論是0或是1都不會影響new和shifted)，那次量測沒有把pfd_en的針腳接到任何的杜邦線(就是floating它)，然後示波器觀測到的phy_new_ref和phy_shifted都是很醜的波形，正常來講應該要是時脈方波。

但在我們debug不出來，不知道為何輸出這麼醜時，想說重接一下線吧。過程中，不小心把pfd_en的針腳碰到一個接地的杜邦線金屬頭，結果示波器上看到的phy_new_ref和phy_shifted忽然就變好了，變得很正常的方波時脈。

所以那次就覺得，就算想量測的訊號(e.g. phy_new_ref and phy_shifted)與電路中的某input (e.g. pfd_en)無關，仍然應該要把該訊號的電位定義清楚，否則可能還是會有無法預期的影響。

或是說，在電路中最好把每個腳位的電壓都定義清楚，不要有floating的情況發生是不是會比較好。

2. 最好把電源先關掉再進行插拔線的動作。

我們這次量測，死了好幾個晶片和板子，大多都是燒掉的關係(由三用電表轉成電阻量測的模式，一端接gnd，一端接該腳位，看其電阻值來判斷是否燒掉)。以至於把好幾個板子用桐柱接起來後，看起來就像個靈骨塔一樣了XDDD

從1.的例子可以看到我們就是沒有關掉電源的情況下，以為穿了防靜電衣戴了靜電環和防靜電手套就無敵，所以才會在power on的情況下想換接什麼結點就直接拉杜邦線，才會不小心碰了pfd_en。但其實這是一個不好的習慣，可以的話，最好還是把電源關了之後再進行插拔線的動作，因為可能接了有一條杜邦線一端已經接在相對高電壓，另外一端懸空，但你在插拔線的過程不小心讓懸空的杜邦線金屬頭碰到某個腳位，而或許好死不死那個腳位就是chip的輸入腳位，且其能容忍的電壓相對較低，然後就燒掉了(GG)。

所以，風帆後來就說，以後我們只要要重接線的話，先關掉power再來接。

3. 不知道要調什麼的時候，調一下VDD或是GND吧。

這編號的標題有種無言的感覺，但我也不曉得這是不是大家都有過的經驗。我們量測有時候就會遇到：我們覺得線都接對了，輸入腳位對、輸出腳位也對，灌進去的輸入訊號也應該對，但是chip就是不會動的情況。

尤其是我們一開始在測輸入的shift register時，明明從lab view輸出直接給示波器上看是對的，但是shift register的輸出(read-back)卻是錯的值，覺得很囧。弄了老半天一直弄不好，尤其是剛開始量測時，還沒確定chip會動或是不會動的情況下，真的很擔心是chip fail了。後來我們就把shift register的VDD降壓，本來設計shift register是吃2.5V VDD的，後來一路降到約1.7V 的時候，shift register就正常work了...輸入和輸出的pattern階對齊一致。

所以才會得出這個怪怪的經驗歸納...如果不知道要調什麼的時候，就調一下VDD吧。但切記，不要亂調調的過高燒掉了。譬如最高承受能力就是2.5V，還調去3V，那就不應該了。

又有時候問題也可能是出在ground而不是VDD，那種情況可能就是ground接的數量不夠多(ground太少)，所以可以的話，多接幾個ground會是比較好的。

4. 測輸入的電壓時，把訊號線接上去後再量才準。

這是發生在我的reference clock訊號上的事。我的reference clock是另外一個大概5cm*5cm的小板子，上面就是焊regulator和crystal的。當初chip的input reference pad有設計兩個，一個是給1V的ref，一個是給2.5V的ref。進去chip都是一樣的腳，就只是輸入的電壓不同而已(頻率也一樣都是100MHz)。一開始本來打算把crystal的輸出調成2.5V的ref，灌入2.5V的input ref pad，但後來發現chip不會動。再debug了半天才發現，原來是reference clock的問題。

一開始我在調reference clock的振幅電壓時，是直接拿crystal的輸出單獨接示波器，然後調振幅到2.5V，調完之後拔掉示波器再把crystal output接上chip的2.5V ref input。但後來debug的時候是crystal的output接在板上子給chip，然後是波器再夾在該節點上觀測，發現input reference clock的振幅變小了許多。這才發現振幅這麼小，難怪推不動應為2.5V的input。原來是沒有考慮到接上去之後的loading關係，影響到輸出的振幅。

所以後來我的reference clock是接上chip有loading之後，才調成1V的振幅(也是改去使用1V的pad)。所以才覺得如果要測輸入電壓的話，把訊號線接上去再量才是準的。否則可能原來調好應該是較高的振幅，實際接上去之後卻會掉下來。

5. 切成局部的模擬，要特別小心介面處的訊號完整度。

第5點講的其實有點是design過程中要注意的事情，因為這是在design階段就應該要避免的一個error。這次是由於量測結果不如預期，才回來模擬希望能找出chip為何不好的原因，才發現有可能是因為這個地方沒做好。

這次發生問題的地方是在coarse tuning block裡面，在ADPLL module與coarse-tuning counter的介面出問題。

當初因為ADPLL自己單獨跑post-sim都要花三個多禮拜的時間了，覺得到時候整個電路模擬的時候(有兩顆ADPLL)勢必是無法整個一起模擬，否則模擬時間必定會爆炸...於是ADPLL當初跑了DCO的post-sim後，確認他的震盪range和resolution，覺得可以cover我的design需求。然後PDpost-sim的resolution也ok。其餘的ADPLL controller部份就是使用合成後模擬，驗證了他的functionality後，認為APR和post-sim應該對這種function的影響不大，不像DCO和PD這種對實際timing(非cycle based)需求較嚴。所以在做整個phase shifter電路的模擬時，ADPLL這個部份就被model取代掉了，為了加速電路的模擬時間。

chip做出來也發現確實會work，而且整個phase shifter也能順利動作，能調整delay，唯獨delay有點不太如預期的resolution好。後來允嘉在re-build我的work的時候，因為他是用90nm製程，加上使用CIC的queue server跑，比起我們使用65nm和自己的伺服器跑快了超多。所以他的re-build是沒有用model取代的方式進行的模擬。然後我們從他的post-sim waveform發現，ADPLL1的output給coarse-tuning counter的1GHz clock，transition time超久，rise和fall都大概一百多個ps(但頻率從1的起始點位置來計算的話，還是在1GHz沒錯)。這才發現，這麼慢的transition time可能會造成counter的edge-trigger時間不準確，也可能就是造成我的coarse-tuning表現特性不佳的原因。

所以，如果在design時，因為電路模擬的時間瓶頸造成要切段跑post-sim的話，要特別小心切段後的區塊之間的界面訊號完整度(訊號強度)，有可能前一個block的輸出在單獨模擬時表現是良好的，但是在實際接上下一個block的時候會因為loading和drinving strength的關係而表現變差。這跟第4點發生的原因是相似的。

以上是我這次的記錄，有點亂，有點雜。而且打到這裡覺得有點累，沒有回頭去修飾打的內容，或許會有些地方語句不順XD

若之後還有新想到的東西要補充的話再補充；或是有時間我回頭看這篇的時候，會再重新潤飾一下字句吧~

對了，Happy New Year~

今天是2014.1.4，是"愛你一世一世"，總共兩世喔XDDDDDD